Avisos:

Notas da Recuperação - 2.a Avaliação.

Para saber quais os assuntos tratados na última aula, clique aqui.

Em cada aula será passada lista de presença.

Disciplina oferecida pela Unidade: Instituto de Matemática e Estatística

Departamento: Departamento de Ciência da Computação

Professor responsável: Siang Wun Song

Sala do Professor: Sala 10 (Térreo) - Bloco C do IME

Telefones: 3091-6141 (minha sala), 3091-6135 (secretária)

Monitor da disciplina: Não há.

Disciplina oferecida: ao Bacharelado de Ciência da Computação - IME

Local das aulas: Sala B-2 Bloco B - Térreo - IME

Horário das aulas: 3.a feira: 10:00 - 11:40 e 5.a feira: 8:00 - 9:40

Objetivos: Introduzir os conceitos de organização e arquitetura de computadores.

Ementa:
Conceitos básicos de arquitetura. Histórico dos computadores e gerações. Desempenho: pipeline, RISC, instruções superescalares, multicore. Memória cache, tipos e implementações. Estrutura interna da memória: DRAM, SDRAM, Flash, correções de erros. Memória externa: disco magnéticos, estado sólido, discos óicos, RAID. Paginação e segmentação, TLBs, memória virtual. Instruções de máquina, RISC e CISC, execução fora de ordem, modos de endereçamento, interrupçõs e proteção.

Critérios de avaliação: Uma prova, listas de exercícios e monografia

Bibliografia:

• William Stallings. Computer Organization and Architecture. Pearson.
• Andrew Tanenbaum. Structured Computer Organization. Prentice Hall.
• Artigos diversos.
• Notas de aula (slides a serem disponibilizados ao longo do curso).

Regime de oferecimento: Cada semestre (2.o semestre de cada ano)

Duração: do início de agosto ao início de dezembro

Carga horária semanal e número de créditos: 4 horas - 4 créditos

Datas das provas:

Prova regular: dia 15/10/2019 (prova com consulta).

Prova substitutiva: 03/12/2019 (toda a matéria, prova com consulta).

Avaliação:

Calendário da Graduação para 2019.

• Temas sugeridos pelo Prof. Siang.
• Temas sugeridos pelo Prof. Alfredo em 2008 e 2010.

Prazos:

Até 1 de novembro de 2019:
Informar ao professor por email o tema escolhido e os nomes do grupo (no máximo 3 alunos).

Até 6 de dezembro de 2019:
Entrega da monografia (pode mandar por email).

Exercícios:

• Lista de Exercícios No. 1 (Entregar até o dia 26/08/2019.)
• Lista de Exercícios No. 2 (Entregar até o dia 10/09/2019.)
• Lista de Exercícios No. 3 (Entregar até o dia 26/09/2019.)
• Lista de Exercícios No. 4 (Entregar até o dia 15/10/2019.)
• Lista de Exercícios No. 5 (Entregar até o dia 5/12/2019.)

Curiosidades e links úteis sobre assuntos relacionados com nosso curso:

• A CEITEC S.A. é uma empresa pública vinculada ao Ministério da Ciância, Tecnologia, Inovações e Comunicações (MCTIC) que atua no segmento de semicondutores desenvolvendo soluções para identificação automática (RFID e smartcards) e para aplicações específicas (ASICs).
  Página da CEITEC: http://www.ceitec-sa.com/SitePages/home.aspx

Assuntos tratados em aulas do ano 2019:

Aula 1 (01/08/2019): Breve descrição da disciplina: ementa, bibliografia, material didático, cálculo da média de aproveitamento, etc. Breve descrição da disciplina, motivando sua importância. Arquitetura e organização de computadores - uma visão geral (.pdf 353 KBytes): arquitetura e organização, estrutura e função..

Aula 2 (06/08/2019): Histórico da evolução dos computadores (.pdf 7 Mbytes): 3 principais gerações: válvula, transistores e circuitos integrados VLSI. Inclui e uma breve apresentação do sistema Sunway, o computador mais veloz do mundo hoje.

Aula 3 (08/08/2019): Continuação da aula anterior mostrando a evolução dos computadores.

Aula 4 (13/08/2019): Os slides sobre o estado de arte dos computadores mais velozes do mundo segundo a lista TOP 500 (.pdf 4 Mbytes). A última lista completa TOP500 de junho/2019 (.html) está disponível. Passar a lista de exercício número 1.

Aula 5 (15/08/2019): Motivação da importância da tecnologia de microeletrônica ou VLSI: o transistor MOS é a base para construir portas lógicas minúsculas, que são as unidades básicas (tijolos) para construir ciruitos lógicos digitais. Introdução a tecnologia MOS (circuitos integrados) (.pdf 1.3 Mbytes): Mostrar o princípio de funcionamento de um transistor MOS: ele pode funcionar como uma chave abre-fecha e também para armazenamento (com carga 1 ou sem carga 0). Veremos que o transistor MOS pode ainda funcionar como uma resistância.

Aula 6 (20/08/2019): Continuar a aula anterior, usando o mesmo conjunto de slides da aula anterior. Um transistor em estado de condução (deixando passar corrente) apresenta uma pequena resistância que é diretamente proporcional ao comprimento L e inversamente proporcional à largura W. Mostrar como podemos usar dois transistores MOS para constuir uma porta NãO.

Aula 7 (22/08/2019): Uma vez conhecida a porta NãO, é fácil mostrar o funcionamento das portas NOR e NAND. Mostrar o uso de portas NOR ou NAND para produzir qualquer função booleana. Passar a lista de exercícios 2. Mostrar resumidamenteo processo de fabricação de pastilhas VLSI NMOS (não cai em provas :-): Breve explicação sobre o processo de fabricação (.pdf 6.6 Mbytes).

Aula 8 (27/08/2019): Comentar sobre o uso de VLSI para projeto de ASICs (Application Specific Integrated Circuits) (ver slides da aula anteior). Evolução do desempenho do processaodr (.pdf 1.3 Mbytes). Diversas técnicas são adotadas para melhorar o desempenho do processador: pipelinining.

Aula 9 (29/08/2019): Continuação da aula anteior sobre evolução do desempenho do processaodor, (usando os mesmos slides da aula passada). Diversas técnicas são adotadas para melhorar o desempenho do processador: pipelinining, pré-busca de instruções, predicção de desvio, processador superescalar e análise de fluxo de dados, tipos de dependências: dependência verdadeira. dependência verdadeira, anti-dependência, dependência de saída.

Aula 10 (10/09/2019): Continuação da aula anteior sobre evolução do desempenho do processaodor, (usando os mesmos slides da aula passada). Breve explicação do algoritmo de Tomasulo (não cai em prova), VLIW, execução especulativa, multicore. Computação paralela e a lei de Amdahl, paralelização de laços (loops) com dependência dentro da própria iteração do laço, com dependências que cruzam iterações. (Paralelização de laços não cai em prova.) Passar a lista de exercícios 3.

Aula 11 (12/09/2019): Slides sobre hierarquia de memória e memória cache. de memória (.pdf 884 Kbytes). Hierarquia de memória: registradores, on-chip cache, off-chip cache, memória principal (RAM), armazenamento secundário (discos), outros de armazenamento remotos (arquivos distribuidos, servidores web). Memória cache, funções de mapeamento, mapeamento direto, fenômeno de thrashing.

Aula 12 (17/09/2019): Continuação da aula anterior, usando os mesmos slides: Mapeamento associativo, mapeamento associativo por conjunto, algoritmos de subsituição na cache, algoritmo LRU, algoritmo pseudo-LRU, cache write-through e write-back.

Aula 13 (19/09/2019): Slides sobre memória interna e correção de erros (.pdf 1.3 Mbytes). Memória dinâmica (DRAM) e memória estática (SRAM), ambas memórias voláteis

Aula 14 (24/09/2019): Continuação da aula anterior, usando os mesmos slides. Memória ROM baseada nas portas NOR e NAND. Os vários tipos (ROM, PROM, EPROM, EEPROM), memória flash.

Aula 15 (26/09/2019): Continuação da aula anterior, usando os mesmos slides. Código de deteção de erro (usando bit paridade). Código de correção de erro de um bit (Hamming). Caso de $M=4$ bits, caso geral para formar um código de Hamming, método de correção quando o código de Hamming lido tem um bit errado. Passar a lista de exercícios 4.

Aula 16 (1/10/2019): Continuação da aula anterior, usando os mesmos slides. Dar um exemplo sobre como obter o código de Hamming, dados 7 bits de dados. Escolher um bit do código formado e fazer de conta que esse bit foi lido com erro. Mostrar como corrigir esse erro. Mostrar uma maneira simples mas engenhoso para usar o código de Hamming em comunicação de dados, podendo corrigir erros de um intervalo contíguo de bits errados. Falar sobre Monografia. Ada Lovelace Day (nã cai em prova) (.pdf 1M).

Aula 17 (3/10/2019): Vulnerabilidades Meltdown e Spectre (não cai em prova) (1 Mbytes).

Aula 18 (15/10/2019): Prova.

Aula 19 (17/10/2019): Slides sobre memória externa (.pdf 1,1M). Memória externa: disco magnético, organização em trilhas e setores, disco de cabeça móvel e cabeça fixa, seek time e latência rotacional, RAID ( Redundant Array of Independent Disks).

Aula 20 (22/10/2019): Cancelada.

Aula 21 (24/10/2019): Cancelada.

Aula 22 (29/10/2019): Prof. Alfredo Goldman falará sobre Computação Heterogênea.

Aula 23 (31/10/2019): Slides sobre memória virtual (.pdf 743K). Apoio de hardware ao Sistema Operacional, swapping, fragmentação da memória e compactação, endereço lógico e físico. Paginação: tabela de páginas, TLB (Translation Lookaside Buffer), tradução de endereço lógico para endereço físico. Segmentação, segmentação com paginação, endereço virtual e endereço linear, tradução de endereço virtual para endereço físico.

Aula 24 (5/11/2019): Introdução a microprogramação (.pdf 748K): arquitetura CISC (Complex Instruction Set Computer) e e exemplos de máquinas CISC. Arquitetura MAC: conjunto de instruções. Microarquitetura MIC e os componentes básicos.

Aula 25 (7/11/2019): Essa aula e as seguintes usam os mesmos slides da aula passada. Explicar a microarquitetura MIC e os componentes básicos: ALU, shifter, MUX, registradores, MAR, MBR. Micro instruções: sinais de controle para controlar a microarquitetura. Explicar o uso do campo COND e ADDR na microinstrução. Microinstrução da arquitetura MIC. Formato da microinstrução. ROM contendo o micro-store (micro-programa). Desvios (incondicional e condicional).

Aula 26 (19/11/2019): Continuação das aulas sobre CISC usando os mesmos slides. Introduzir micro-assembler. Exemplos de microinstruções usando micro-assembler: operações usando ALU, shifter, desvios (incondicional e condicional). Leitura e escrita de memória: precisam de dois ciclos. Descrever o microprograma. (O microprograma completo do MIC tem apenas 79 microinstruções.) Passar a lista de exercícios 5.

Aula 27 (21/11/2019): Como escrever microprogramas eficientes. Exercício em classe. Fazer um exercício e classe sobre como escrever um microprograma eficiente. Microinstruções horizontis e verticais. Um seminário sobre como preparar um seminário (.pdf 98K). Logo após, usando os slides disponíveis em (ver o item Presentation 101 for graduate students) http://www.cyto.purdue.edu/Education/index.htm, apresentarei algumas orientações sobre como apresentar um seminário. Serão destacados vários aspectos: postura do palestrante, abertura e conclusão, uso de cor, tamanho dos fonts, uso de apontador laser, animação, etc.

Aula 28 (26/11/2019): Introdução a arquitetura RISC (.pdf 134K) (Reduced Instruction Set Computer): motivação e características de arquitetura RISC. Se sobrar tempo falar sobre Computação de alto desempenho: de 2000 a 2030 (.pdf 876K)

Aula 29 (03/12/2019): Prova substitutiva.