Departamento: Departamento de Ciência da Computação

Professor responsável: Siang Wun Song

"Office-hours"

Telefones: 818-6141, 818-6102

Sala do Professor: Sala 293 (2.o andar) ou Sala da Diretoria (sala 40 térreo) - Bloco A do IME

Monitores da disciplina: Não há.

Disciplina oferecida: ao Bacharelado de Ciência da Computação - IME

Pré-requisitos: MAC 329 Álgebra Booleana e Aplicações

Local das aulas: (2.o semestre/1997) Sala 4 Bloco B - Térreo - IME

Horário das aulas: (2.o semestre/1997) 4.a feiras: 10 - 12 h e 6.a feiras: 8 - 10 h

Programa: Tecnologias de implementação de circuitos. Organização de um computador; conceito de programa armazenado; endereçamento; formato de instruções e conjunto de instruções; microprogramação; memória e gerenciamento de cache; interrupção e dispositivos de entrada/saída. Arquiteturas de computadores de alto desempenho (RISC, pipeline); organização de computadores paralelos.

• Motivação e estado da arte da área.
• Tecnologia VLSI e seu impacto.
• Uma breve recordação da lógica combinatória e sequencial
• Organização do computador: conceitos básicos.
• Microprogramação e arquitetura CISC
• Arquitetura RISC
• Exemplos de máquinas com arquiteturas significativas
• Outros assuntos de interesse

Tipo de aulas: Aulas teóricas e práticas

Critérios de avaliação:Provas, exercícios e projetos e/ou seminários de grupos

Bibliografia:

• David A. Patterson and John L.Hennessy Computer Organization & Design The hardware/software interface Morgan Kaufmann Publishers, Inc. 1998.
• Tanenbaum, A. S. Structured Computer Organization, Prentice Hall, ano de edição >= 1990.
• Notas de aula sobre Lógica Combinatória e Sequencial (em postscript, com algumas figuras faltando ou incompletas) (total de 24 páginas): também disponíveis na Xerox - Bloco B do IME - pasta do Siang (pasta número 61).
• Notas de aula sobre Organização de Computadores (em postscript, com algumas figuras faltando) (total de 66 páginas): também disponíveis na Xerox - Bloco B do IME - pasta do Siang (pasta número 61).
• Artigos diversos.

Regime de oferecimento: Cada semestre (2.o semestre de cada ano)

Duração: do início de agosto ao início de dezembro

Carga horária semanal e número de créditos: 4 horas - 4 créditos

Data da primeira prova: Dia 8/outubro/1997 (4.a feira)

Data da segunda prova opcional: Dia 3/dezembro/1997 (4.a feira)

. ALUNOS QUE NÃO ENTREGARAM TRABALHO FINAL.

. Trabalho final da disciplina: O trabalho final terá mesmo peso de uma prova. Vejam trabalho final da disciplina

ENTREGA: Último dia para a entrega do trabalho: dia 5 de dezembro (6.a feira) na minha sala (sala 293) ou na Secretaria do Departamento de Ciência da Computação (sala 256 última sala do corredor à esquerda).

. Há duas apostilas disponíveis (baseadas em livros do Blakeslee e Tanenbaum):

1. Notas de aula sobre Lógica Combinatória e Sequencial (em postscript, com algumas figuras faltando) (total de 23 páginas): também disponíveis na Xerox - Bloco B do IME - pasta do Siang (pasta número 61).

2. Notas de aula sobre Organização de Computadores (em postscript, com algumas figuras faltando) (total de 66 páginas): também disponíveis na Xerox - Bloco B do IME - pasta do Siang (pasta número 61).

. Para informações sobre prazos de matrículas, trancamento, dias sem aula, etc. veja o

Calendário da Graduação.

Exercícios:

• Exercício 1 (em html, falta uma figura) (em postscript)
• Exercício 2 (em html) (em postscript)
• Exercício 3

Provas:

• Prova 1 (em html)
• Prova 1 (em postscript)
• Prova 2 (em html)
• Prova 2 (em postscript)

Assuntos tratados em aulas (2.o semestre de 1997)

Aula 1 (06/08/1997): Estado da arte da área. A lista dos 500 computadores mais velozes do mundo (TOP500).

Aula 2 (08/08/1997): Um pequeno histórico do desenvolvimento dos primeiros computadores: mecânicos, de válvula eletrônica, de transistores, de circuitos integrados.

Aula 3 (13/08/1997): Introdução a tecnologia VLSI: funcionamento do transistor MOS, funcionamento da porta lógica NÃO em MOS.

Aula 4 (15/08/1997): Introdução a tecnologia VLSI: funcionamento da porta NAND e porta NOR. Um exemplo de um projeto feito em MOS.

Aula 5 (20/08/1997): Processo de fabricação de pastilhas MOS. Recordação: Lógica Combinatória. Passar Exercício 1 (em html, falta uma figura) (em postscript)

Aula 6 (22/08/1997): Exemplo do display luminoso dos sete segmentos. Simplificação pelo diagrama de Veitch. Ver Notas de aula sobre Lógica Combinatória e Sequencial (em postscript, com algumas figuras faltando ou incompletas) (total de 24 páginas): também disponíveis na Xerox - Bloco B do IME - pasta do Siang (pasta número 61).

Aula 7 (27/08/1997): Multiplexadores, demultiplexadores, codificadores e decodificadores.

Aula 8 (29/08/1997): Comparadores e outras funcionalidades da ALU (unidade aritmética lógica).

Aula 9 (10/09/1997): Conteúdo da aula será reposta.

Aula 10 (12/09/1997): ROM (read only memory) e PLA (programmable logic array) para implementação de lógica combinatória. Lógica sequencial. Exemplo de controlador de tráfego: definição do problema.

Aula 11 (17/09/1997): Conteúdo da aula será reposta.

Aula 12 (19/09/1997): Síntese de um circuito sequencial por PLA. Exemplo do controlador de tráfego: definição informal do problema, diagrama de estados, tabela de transição e implementação do circuito sequencial por PLA.

Aula 13 (24/09/1997): Organização de um computador. Processador ou CPU: ciclo busca-decodifica-executa, registradores, processadores paralelos e vetoriais. Memória: bit de paridade e código de deteção e correção de erro (código de Hamming); exemplo para um código com 4 bits de dados e 3 bits adicionais para correção. Passar o Exercício 2 (em html) (em postscript)

Aula 14 (26/09/1997): Código de Hamming: descrição do código, como detectar e corrigir erro. Memória secundária: fita e disco.

Aula 15 (01/10/1997): Processador de E/S (canal) para computador de grande porte. Controlador de E/S (disco, vídeo) para microcomputadores, DMA (Direct Memory Access).

Aula 16 (03/10/1997): Descrição de computadores: vantagens de descrição formal. Notação PMS. Espaço de endereçamento e maneiras de obter o endereço: registrador base, registrador segmento, registrador de banco, modos de endereçamento.

Aula 17 (08/10/1997): Primeira Prova.

Aula 18 (10/10/1997): Não há aula (semana de prova).

Aula 19 (15/10/1997): Formato de instruções; "opcodes" que expandem. A linguagem de descrição de hardware ISP: estado de memória, estado do processador, cálculo do endereço efetivo, execução de instruções.

Aula 20 (17/10/1997): ISP: ciclo de interpretação de instruções, interrupção e tratamento. Microprocessador num chip: sinais típicos de entrada e saída do chip. Barramentos de endereço e de dados. Ciclo de leitura de memória.

Aula 21 (22/10/1997): Dispositivos ligados ao um barramento: ativos e passivos, estado "tri-state" (0, 1 e estado aberto). Árbitro do barramento ("daisy-chain"). Conceito de microprogramação (Wilkes): introdução.

Aula 22 (24/10/1997): Exemplo de uma arquitetura microprogramada: máquina MAC (de Tanenbaum); características da MAC, instruções no nível convencional. Sinais de controle para controlar: multiplexador, ALU e shifter, registradores etc. Passar o trabalho final da disciplina

Aula 23 (29/10/1997): Microinstrução: formato, os 4 subciclos da microinstrução, sequenciamento da microinstrução.

Aula 24 (31/10/1997): Computadores analógicos.

Aula 25 (5/11/1997): Microassembler. Microprograma para a máquina MAC.

Aula 26 (7/11/1997): Microprograma para a máquina MAC. Conclusão sobre microprogramação.

Aula 27 (19/11/1997): Computação quântica: conceitos preliminares.

Aula 28 (21/11/1997): Computação quântica. http://www.cc.gatech.edu/~schulman/qc.html; http://feynman.stanford.edu/qcomp/; Particle Beam Physics Laboratory Quantum Information Page; LANL Quantum Information; Quantum Physics

Aula 29 (26/11/1997): Arquitetura RISC: motivação, estatística dos comandos mais usados, princípio de projeto do processador RISC, uso de registradores para agilizar chamada de procedimentos, papel do compilador na geração de código visando a execução (em pipeline) das instruções (uma por ciclo).

Aula 30 (03/12/1997): Segunda prova (opcional).